Apunte de Electrónica Digital III

Nombre y apellido

10 de marzo de 2026

Índice

1. Descripción **1**
1.1. Introducción . . . 1
1.2. Características . . . 1
1.5. Diagrama de bloques . . . 3
1.6. Vista general de arquitectura . . . 4
1.7. Opciones de configuración del Cortex-M3 . . . 5
1.8. Sistema de memoria flash en chip . . . 5
1.9. Memoria SRAM en chip . . . 5

2. Mapeo de memoria del LPC1769 **6**
2.1. Mapa de memoria y direccionamiento de periféricos . . . 6
2.2. Mapa de memoria . . . 7
2.3. Direcciones de periféricos APB . . . 7
2.4. Remapeo de memoria . . . 9
2.5. Arbitraje AHB . . . 9
2.6. Excepciones de fallo de bus . . . 9

7. Configuración de pines LPC17xx **10**
7.1. Configuración de pines LPC17xx . . . 10
7.1.1. Resumen de puertos . . . 10
7.1.2. Descripción de pines LPC17xx . . . 11
7.1.3. Señales de depuración, reset y alimentación . . . 14

1. Descripción

1.1. Introducción

Este documento corresponde al apunte de la materia Electrónica Digital III y está centrado en el estudio del microprocesador LPC1769, basado en la arquitectura ARM Cortex-M3. Está pensado para aplicaciones embebidas y requiere un alto nivel de integración y bajo nivel de disipación de energía.

1.2. Características

- CPU ARM Cortex-M3 de hasta 120 MHz con soporte de interrupciones (NVIC) y bajo consumo.

- Hasta 512 KB de flash y 64 KB de RAM, con aceleración para acceso rápido a código y datos.
- Periféricos de comunicación completos: Ethernet, USB 2.0 OTG, CAN, UART, SPI, SSP, I2C e I2S.
- Interfaces analógicas integradas: ADC de 12 bits, DAC de 10 bits y sensores/monitores internos.
- Temporización y control: timers de 32 bits, PWM, RTC de bajo consumo y watchdog.
- Entradas/salidas versátiles: GPIO de alta velocidad, captura/comparación y codificador en cuadratura.
- Enfoque en eficiencia energética con modos Sleep, Deep-sleep, Power-down y Deep power-down.
- Soporte de depuración y trazado: JTAG/SWD, ETM y emulación en tiempo real.
- Reloj flexible: oscilador interno/externo, PLL y *clock output* para supervisión del sistema.
- Encapsulados LQFP y BGA compactos, orientados a aplicaciones embebidas industriales.

1.5. Diagrama de bloques



Figura 1: Diagrama de bloques simplificado del LPC1769.

1.6. Vista general de arquitectura



Figura 2: Diagrama de bloques detallado con matriz AHB multicapa.

- **Buses del núcleo ARM Cortex-M3:** El procesador usa tres buses AHB-Lite (*Advanced High-performance Bus*): un bus de sistema y dos buses rápidos, **I-code** (instrucciones) y **D-code** (datos). Esta separación permite ejecutar accesos simultáneos cuando apuntan a periféricos distintos.
- **Matriz AHB multicapa:** El LPC17xx integra una matriz AHB multicapa que conecta los

maestros de bus (CPU, DMA, Ethernet, USB, etc.) con distintos puertos esclavos. Así, varios accesos pueden ocurrir en paralelo y se mejora el rendimiento global.

- **Conexión de periféricos APB:** Los periféricos APB (*Advanced Peripheral Bus*) se enlazan mediante dos buses APB conectados a puertos esclavos separados de la matriz AHB. Esto reduce colisiones entre CPU y DMA (Acceso Directo a Memoria).
- **Búfer de escritura APB:** Los puentes APB almacenan escrituras en búfer, permitiendo que la CPU o el DMA continúen su ejecución sin esperar a que cada escritura finalice.

1.7. Opciones de configuración del Cortex-M3

- **Técnicas de segmentación (pipeline):** El núcleo aplica pipeline para mantener activos los bloques de procesamiento y memoria. En condiciones normales, mientras una instrucción se ejecuta, la siguiente se decodifica y una tercera se busca en memoria.
- **Versión del núcleo:** Los LPC17xx usan la versión **r2p0** del Cortex-M3, que integra opciones de sistema configurables:
  - **NVIC (Nested Vectored Interrupt Controller):** controlador de interrupciones con temporizador SysTick.
  - **WIC (Wakeup Interrupt Controller):** habilita un despertar más eficiente desde modos de bajo consumo.
  - **MPU (Memory Protection Unit):** unidad de protección de memoria incorporada.
  - **ROM Table:** expone a herramientas externas las direcciones de componentes de depuración.
- **Opciones de depuración (Debug):** La CPU incorpora funciones configurables para diagnóstico y depuración de fallas, también asociadas al conjunto de opciones r2p0.

1.8. Sistema de memoria flash en chip

- **Capacidad:** El LPC17xx integra hasta **512 kB de memoria flash** en el propio chip.
- **Rendimiento:** Incluye un **acelerador de flash** que mejora el acceso cuando trabaja junto con los buses rápidos AHB-Lite.
- **Uso:** La flash puede utilizarse tanto para **código** como para **datos**, aportando flexibilidad en aplicaciones embebidas.
- **Programación y actualización:** Puede programarse *in-system* por puerto serie, y la propia aplicación puede **borrar/programar flash en ejecución**, facilitando actualizaciones de firmware en campo y almacenamiento de datos.

1.9. Memoria SRAM en chip

- **32 kB de SRAM local:** conectada directamente a los buses locales de la CPU (I-code/D-code), lo que permite acceso de alta velocidad.
- **32 kB de SRAM AHB:** organizada en dos bloques de 16 kB y conectada al bus periférico AHB.

2. Mapeo de memoria del LPC1769

2.1. Mapa de memoria y direccionamiento de periféricos

Cuadro 1: Uso de memoria y regiones del LPC1769

Rango de direcciones	**Uso general**	**Detalle de región y descripción**
`0x0000 0000` a `0x1FFF FFFF`	Memoria no volátil en chip	0x0000 0000 – 0x0007 FFFF: para LPC1769 con 512 kB de memoria flash.
	SRAM en chip	0x1000 0000 – 0x1000 7FFF: 32 kB de SRAM local.
	Boot ROM	0x1FFF 0000 – 0x1FFF 1FFF: 8 kB de Boot ROM con servicios de flash.
`0x2000 0000` a `0x3FFF FFFF`	SRAM en chip (uso típico de datos periféricos)	0x2007 C000 – 0x2007 FFFF: banco AHB SRAM 0 (16 kB), presente en dispositivos con 32 kB o 64 kB de SRAM total.
	SRAM en chip (uso típico de datos periféricos)	0x2008 0000 – 0x2008 3FFF: banco AHB SRAM 1 (16 kB), presente en dispositivos con 64 kB de SRAM total.
	GPIO	0x2009 C000 – 0x2009 FFFF: registros GPIO.
`0x4000 0000` a `0x5FFF FFFF`	Periféricos APB	0x4000 0000 – 0x4007 FFFF: periféricos APB0, hasta 32 bloques de 16 kB cada uno.
	Periféricos APB	0x4008 0000 – 0x400F FFFF: periféricos APB1, hasta 32 bloques de 16 kB cada uno.
	Periféricos AHB	0x5000 0000 – 0x501F FFFF: controlador DMA, interfaz Ethernet e interfaz USB.
`0xE000 0000` a `0xE00F FFFF`	Bus de periféricos privados del Cortex-M3	0xE000 0000 – 0xE00F FFFF: funciones del Cortex-M3, incluido NVIC y temporizador SysTick.

2.2. Mapa de memoria



Figura 3: Mapa de memoria del sistema LPC17xx.

2.3. Direcciones de periféricos APB

En esta sección se resume el mapeo de direcciones base de los periféricos conectados a los buses **APB0** y **APB1**. Cada bloque APB ocupa un espacio de **16 kB** y, en general, los registros de cada periférico no utilizan todo ese rango. Por este motivo, en varios casos aparecen direcciones *aliasadas* o repetidas dentro del mismo bloque de 16 kB.

Cuadro 2: Periféricos APB0 y direcciones base

Periférico APB0	**Dirección base**	**Nombre del periférico**
0	0x4000 0000	Watchdog timer (WDT)
1	0x4000 4000	Timer 0
2	0x4000 8000	Timer 1
3	0x4000 C000	UART0
4	0x4001 0000	UART1
5	0x4001 4000	Reservado
6	0x4001 8000	PWM1
7	0x4001 C000	I^2C0
8	0x4002 0000	SPI
9	0x4002 4000	RTC
10	0x4002 8000	Interrupciones GPIO
11	0x4002 C000	Pin connect block
12	0x4003 0000	SSP1
13	0x4003 4000	ADC
14	0x4003 8000	CAN Acceptance Filter RAM
15	0x4003 C000	CAN Acceptance Filter Registers
16	0x4004 0000	CAN Common Registers
17	0x4004 4000	CAN Controller 1
18	0x4004 8000	CAN Controller 2
19 a 22	0x4004 C000 a 0x4005 8000	Reservado
23	0x4005 C000	I^2C1
24 a 31	0x4006 0000 a 0x4007 C000	Reservado

Cuadro 3: Periféricos APB1 y direcciones base

Periférico APB1	**Dirección base**	**Nombre del periférico**
0	0x4008 0000	Reservado
1	0x4008 4000	Reservado
2	0x4008 8000	SSP0
3	0x4008 C000	DAC
4	0x4009 0000	Timer 2
5	0x4009 4000	Timer 3
6	0x4009 8000	UART2
7	0x4009 C000	UART3
8	0x400A 0000	I^2C2
9	0x400A 4000	Reservado
10	0x400A 8000	I^2S
11	0x400A C000	Reservado
12	0x400B 0000	Repetitive interrupt timer
13	0x400B 4000	Reservado
14	0x400B 8000	Motor control PWM
15	0x400B C000	Quadrature Encoder Interface
16 a 30	0x400C 0000 a 0x400F 8000	Reservado
31	0x400F C000	System control

2.4. Remapeo de memoria

El Cortex-M3 permite **remapear la tabla de vectores de interrupción** a distintas ubicaciones del mapa de memoria mediante el *Vector Table Offset Register* (VTOR). Esto facilita ubicar la tabla en la región más conveniente para la aplicación (por ejemplo, en flash o SRAM).

Además, tras un **reinicio por hardware**, la **Boot ROM** se mapea temporalmente en la dirección 0x0000 0000. En condiciones normales este comportamiento es transparente para el usuario; sin embargo, si un depurador detiene la ejecución inmediatamente después del reset, debe corregir ese mapeo para continuar con la depuración esperada.

2.5. Arbitraje AHB

La matriz AHB multicapa resuelve los accesos concurrentes de los distintos maestros del sistema mediante prioridades predefinidas. Por defecto, la **máxima prioridad** corresponde al bus de datos **D-code** del Cortex-M3, la **segunda prioridad** al bus de instrucciones **I-code**, y la **prioridad más baja** se comparte entre el resto de los maestros del sistema.

2.6. Excepciones de fallo de bus

El LPC17xx genera una **excepción de fallo de bus** cuando un programa intenta acceder a una dirección ubicada en una región de memoria **reservada o no asignada**. Estas regiones corresponden a zonas del mapa de memoria que no están implementadas en un modelo específico del chip.

7. Configuración de pines LPC17xx

7.1. Configuración de pines LPC17xx



Figura 4: Configuración de pines LQFP100 del LPC176x.

- **Encapsulado de referencia:** en esta sección se usa la numeración **LQFP100**.
- **I/O digitales:** los pines digitales son *5 V tolerant* y disponen de *input hysteresis*, salvo indicación contraria en la descripción puntual.
- **Pines no tolerantes a 5 V:** cristal, alimentación, referencias analógicas y cualquier pin usado como entrada ADC.
- **Multiplexación:** cada pin puede exponer GPIO o funciones alternativas; la selección efectiva se realiza en el *pin connect block*.

7.1.1. Resumen de puertos

Cuadro 4: Perfil funcional de los puertos disponibles

Puerto	**Uso principal**
Port 0	UART0/1/2/3, I2C1/2, SSP0/1, SPI, I2S, CAN1/2, ADC, DAC y USB.
Port 1	Ethernet, PWM1, motor control PWM, capturas/match, USB auxiliar y ADC.
Port 2	PWM1, UART1/2, CAN2, interrupciones externas EINT0–EINT3, NMI, trace y eventos externos.
Port 3	Señales puntuales de timer y PWM.
Port 4	I2S master clock, Timer 2 match y UART3.

7.1.2. Descripción de pines LPC17xx

Port 0. Puerto GPIO de 32 bits con control de dirección individual. No están disponibles `P0[12]`, `P0[13]`, `P0[14]` y `P0[31]`.

Cuadro 5: Port 0, encapsulado LQFP100

Pin / funciones	**LQFP100**	**Tipo**	**Descripción**
P0[0] / RD1 / TXD3 / SDA1	46	I/O	GPIO general. Funciones alternativas: receptor CAN1, transmisión UART3 e I2C1 SDA.
P0[1] / TD1 / RXD3 / SCL1	47	I/O	GPIO general. Funciones alternativas: transmisión CAN1, recepción UART3 e I2C1 SCL.
P0[2] / TXD0 / AD0[7]	98	I/O	GPIO general, transmisión UART0 o entrada ADC canal 7. En modo ADC se deshabilita la sección digital del pad.
P0[3] / RXD0 / AD0[6]	99	I/O	GPIO general, recepción UART0 o entrada ADC canal 6. En modo ADC se deshabilita la sección digital del pad.
P0[4] / I2SRX_CLK / RD2 / CAP2[0]	81	I/O	GPIO general. Puede operar como reloj de recepción I2S, receptor CAN2 o captura Timer 2 canal 0.
P0[5] / I2SRX_WS / TD2 / CAP2[1]	80	I/O	GPIO general. Puede operar como *word select* de recepción I2S, transmisión CAN2 o captura Timer 2 canal 1.
P0[6] / I2SRX_SDA / SSEL1 / MAT2[0]	79	I/O	GPIO general. Puede operar como dato I2S RX, selección de esclavo SSP1 o match Timer 2 canal 0.
P0[7] / I2STX_CLK / SCK1 / MAT2[1]	78	I/O	GPIO general. Puede operar como reloj I2S TX, clock SSP1 o match Timer 2 canal 1.
P0[8] / I2STX_WS / MISO1 / MAT2[2]	77	I/O	GPIO general. Puede operar como *word select* I2S TX, MISO de SSP1 o match Timer 2 canal 2.
P0[9] / I2STX_SDA / MOSI1 / MAT2[3]	76	I/O	GPIO general. Puede operar como dato I2S TX, MOSI de SSP1 o match Timer 2 canal 3.
P0[10] / TXD2 / SDA2 / MAT3[0]	48	I/O	GPIO general. Puede operar como transmisión UART2, I2C2 SDA o match Timer 3 canal 0.
P0[11] / RXD2 / SCL2 / MAT3[1]	49	I/O	GPIO general. Puede operar como recepción UART2, I2C2 SCL o match Timer 3 canal 1.
P0[15] / TXD1 / SCK0 / SCK	62	I/O	GPIO general. Puede operar como transmisión UART1, clock SSP0 o clock SPI.
P0[16] / RXD1 / SSEL0 / SSEL	63	I/O	GPIO general. Puede operar como recepción UART1, selección SSP0 o selección SPI.
P0[17] / CTS1 / MISO0 / MISO	61	I/O	GPIO general. Puede operar como *clear-to-send* UART1, MISO de SSP0 o MISO de SPI.
P0[18] / DCD1 / MOSI0 / MOSI	60	I/O	GPIO general. Puede operar como *data carrier detect* UART1, MOSI de SSP0 o MOSI de SPI.
P0[19] / DSR1 / SDA1	59	I/O	GPIO general. Puede operar como *data set ready* UART1 o I2C1 SDA.
P0[20] / DTR1 / SCL1	58	I/O	GPIO general. Puede operar como *data terminal ready* UART1 o I2C1 SCL; puede usarse como habilitación RS-485.
P0[21] / RI1 / RD1	57	I/O	GPIO general. Puede operar como *ring indicator* UART1 o receptor CAN1.

Pin / funciones	LQFP100	Tipo	Descripción
P0[22] / RTS1 / TD1	56	I/O	GPIO general. Puede operar como *request to send* UART1 o transmisión CAN1; puede usarse como habilitación RS-485.
P0[23] / AD0[0] / I2SRX_CLK / CAP3[0]	9	I/O	GPIO general, ADC canal 0, reloj I2S RX o captura Timer 3 canal 0. En modo ADC se deshabilita la sección digital.
P0[24] / AD0[1] / I2SRX_WS / CAP3[1]	8	I/O	GPIO general, ADC canal 1, *word select* I2S RX o captura Timer 3 canal 1. En modo ADC se deshabilita la sección digital.
P0[25] / AD0[2] / I2SRX_SDA / TXD3	7	I/O	GPIO general, ADC canal 2, dato I2S RX o transmisión UART3. En modo ADC se deshabilita la sección digital.
P0[26] / AD0[3] / AOUT / RXD3	6	I/O	GPIO general, ADC canal 3, salida DAC o recepción UART3. En modo ADC/DAC se deshabilita la sección digital.
P0[27] / SDA0 / USB_SDA	25	I/O	GPIO general con pad I2C0 especializado, *open-drain*, tolerante a 5 V y compatible con Standard/Fast/Fast Mode Plus. Requiere *pull-up* externo.
P0[28] / SCL0 / USB_SCL	24	I/O	GPIO general con pad I2C0 especializado, *open-drain*, tolerante a 5 V y compatible con Standard/Fast/Fast Mode Plus. Requiere *pull-up* externo.
P0[29] / USB_D+	29	I/O	GPIO general o línea bidireccional USB D+. Pad diseñado según USB 2.0 Full-speed/Low-speed.
P0[30] / USB_D-	30	I/O	GPIO general o línea bidireccional USB D-. Pad diseñado según USB 2.0 Full-speed/Low-speed.

Port 1. Puerto GPIO de 32 bits con control de dirección individual. No están disponibles `P1[2]`, `P1[3]`, `P1[5]`, `P1[6]`, `P1[7]`, `P1[11]`, `P1[12]` y `P1[13]`.

Cuadro 6: Port 1, encapsulado LQFP100

Pin / funciones	LQFP100	Tipo	Descripción
P1[0] / ENET_TXD0	95	I/O	GPIO general o dato de transmisión Ethernet bit 0.
P1[1] / ENET_TXD1	94	I/O	GPIO general o dato de transmisión Ethernet bit 1.
P1[4] / ENET_TX_EN	93	I/O	GPIO general o habilitación de transmisión Ethernet.
P1[8] / ENET_CRS	92	I/O	GPIO general o señal *carrier sense* Ethernet.
P1[9] / ENET_RXD0	91	I/O	GPIO general o dato de recepción Ethernet bit 0.
P1[10] / ENET_RXD1	90	I/O	GPIO general o dato de recepción Ethernet bit 1.
P1[14] / ENET_RX_ER	89	I/O	GPIO general o error de recepción Ethernet.
P1[15] / ENET_REF_CLK	88	I/O	GPIO general o reloj de referencia Ethernet.
P1[16] / ENET_MDC	87	I/O	GPIO general o clock MIIM Ethernet.
P1[17] / ENET_MDIO	86	I/O	GPIO general o línea MIIM de datos Ethernet.
P1[18] / USB_UP_LED / PWM1[1] / CAP1[0]	32	I/O	GPIO general. Puede operar como LED de estado USB, salida PWM1 canal 1 o captura Timer 1 canal 0.

Pin / funciones	LQFP100	Tipo	Descripción
P1[19] / MCOA0 / USB_PPWR / CAP1[1]	33	I/O	GPIO general. Puede operar como salida A del motor control PWM canal 0, habilitación de potencia USB o captura Timer 1 canal 1.
P1[20] / MCI0 / PWM1[2] / SCK0	34	I/O	GPIO general. Puede operar como entrada motor control PWM/QEI PHA, PWM1 canal 2 o clock SSP0.
P1[21] / MCABORT / PWM1[3] / SSEL0	35	I/O	GPIO general. Puede operar como aborto rápido del motor control PWM, PWM1 canal 3 o selección SSP0.
P1[22] / MCOB0 / USB_PWRD / MAT1[0]	36	I/O	GPIO general. Puede operar como salida B del motor control PWM canal 0, estado de potencia USB o match Timer 1 canal 0.
P1[23] / MCI1 / PWM1[4] / MISO0	37	I/O	GPIO general. Puede operar como entrada motor control PWM/QEI PHB, PWM1 canal 4 o MISO SSP0.
P1[24] / MCI2 / PWM1[5] / MOSI0	38	I/O	GPIO general. Puede operar como entrada motor control PWM/QEI INDEX, PWM1 canal 5 o MOSI SSP0.
P1[25] / MCOA1 / MAT1[1]	39	I/O	GPIO general. Puede operar como salida A del motor control PWM canal 1 o match Timer 1 canal 1.
P1[26] / MCOB1 / PWM1[6] / CAP0[0]	40	I/O	GPIO general. Puede operar como salida B del motor control PWM canal 1, PWM1 canal 6 o captura Timer 0 canal 0.
P1[27] / CLKOUT / USB_OVRCR / CAP0[1]	43	I/O	GPIO general. Puede operar como salida de clock, sobrecorriente USB o captura Timer 0 canal 1.
P1[28] / MCOA2 / PCAP1[0] / MAT0[0]	44	I/O	GPIO general. Puede operar como salida A del motor control PWM canal 2, captura PWM1 canal 0 o match Timer 0 canal 0.
P1[29] / MCOB2 / PCAP1[1] / MAT0[1]	45	I/O	GPIO general. Puede operar como salida B del motor control PWM canal 2, captura PWM1 canal 1 o match Timer 0 canal 1.
P1[30] / VBUS / AD0[4]	21	I/O	GPIO general o ADC canal 4. También monitorea presencia de alimentación USB; la señal debe estar en HIGH para que ocurra reset USB.
P1[31] / SCK1 / AD0[5]	20	I/O	GPIO general, clock SSP1 o ADC canal 5. En modo ADC se deshabilita la sección digital.

Port 2. Puerto GPIO de 32 bits con control de dirección individual. No están disponibles `P2[14]` a `P2[31]`.

Cuadro 7: Port 2, encapsulado LQFP100

Pin / funciones	LQFP100	Tipo	Descripción
P2[0] / PWM1[1] / TXD1	73	I/O	GPIO general, PWM1 canal 1 o transmisión UART1.
P2[1] / PWM1[2] / RXD1	74	I/O	GPIO general, PWM1 canal 2 o recepción UART1.
P2[2] / PWM1[3] / CTS1 / TRACEDATA[3]	75	I/O	GPIO general, PWM1 canal 3, *clear-to-send* UART1 o dato de traza bit 3.
P2[3] / PWM1[4] / DCD1 / TRACEDATA[2]	76	I/O	GPIO general, PWM1 canal 4, *data carrier detect* UART1 o dato de traza bit 2.

Pin / funciones	LQFP100	Tipo	Descripción
P2[4] / PWM1[5] / DSR1 / TRACEDATA[1]	69	I/O	GPIO general, PWM1 canal 5, *data set ready* UART1 o dato de traza bit 1.
P2[5] / PWM1[6] / DTR1 / TRACEDATA[0]	68	I/O	GPIO general, PWM1 canal 6, *data terminal ready* UART1 o dato de traza bit 0.
P2[6] / PCAP1[0] / RI1 / TRACECLK	67	I/O	GPIO general, captura PWM1 canal 0, *ring indicator* UART1 o clock de traza.
P2[7] / RD2 / RTS1	66	I/O	GPIO general, receptor CAN2 o *request to send* UART1.
P2[8] / TD2 / TXD2 / ENET_MDC	65	I/O	GPIO general, transmisión CAN2, transmisión UART2 o clock MIIM Ethernet.
P2[9] / USB_CONNECT / RXD2 / ENET_MDIO	64	I/O	GPIO general, control SoftConnect USB, recepción UART2 o línea MIIM Ethernet.
P2[10] / EINT0 / NMI	53	I/O	GPIO general con pad tolerante a 5 V y filtro de glitch de 5 ns. Puede operar como interrupción externa 0 o NMI. LOW junto con RESET fuerza modo ISP.
P2[11] / EINT1 / I2STX_CLK	52	I/O	GPIO general con pad tolerante a 5 V y filtro de glitch de 5 ns. Puede operar como interrupción externa 1 o reloj I2S TX.
P2[12] / EINT2 / I2STX_WS	51	I/O	GPIO general con pad tolerante a 5 V y filtro de glitch de 5 ns. Puede operar como interrupción externa 2 o *word select* I2S TX.
P2[13] / EINT3 / I2STX_SDA	50	I/O	GPIO general con pad tolerante a 5 V y filtro de glitch de 5 ns. Puede operar como interrupción externa 3 o dato I2S TX.

Port 3. Puerto GPIO de 32 bits; no están disponibles `P3[0]` a `P3[24]` ni `P3[27]` a `P3[31]`.

Cuadro 8: Port 3, encapsulado LQFP100

Pin / funciones	LQFP100	Tipo	Descripción
P3[25] / MAT0[0] / PWM1[2]	27	I/O	GPIO general, match Timer 0 canal 0 o PWM1 canal 2.
P3[26] / STCLK / MAT0[1] / PWM1[3]	26	I/O	GPIO general, entrada de clock SysTick, match Timer 0 canal 1 o PWM1 canal 3.

Port 4. Puerto GPIO de 32 bits; no están disponibles `P4[0]` a `P4[27]`, `P4[30]` y `P4[31]`.

Cuadro 9: Port 4, encapsulado LQFP100

Pin / funciones	LQFP100	Tipo	Descripción
P4[28] / RX_MCLK / MAT2[0] / TXD3	82	I/O	GPIO general, reloj maestro I2S RX, match Timer 2 canal 0 o transmisión UART3.
P4[29] / TX_MCLK / MAT2[1] / RXD3	85	I/O	GPIO general, reloj maestro I2S TX, match Timer 2 canal 1 o recepción UART3.

7.1.3. Señales de depuración, reset y alimentación

Cuadro 10: Pines especiales del encapsulado LQFP100

Señal	**LQFP100**	**Tipo**	**Descripción**
TDO / SWO	1	O	Salida JTAG TDO o salida Serial Wire Trace.
TDI	2	I	Entrada JTAG Test Data In.
TMS / SWDIO	3	I/O	Selección JTAG TMS o línea de datos Serial Wire Debug.
TRST	4	I	Reset de la interfaz JTAG.
TCK / SWDCLK	5	I	Clock JTAG o Serial Wire Debug.
RTCK	100	I/O	Señal de control de la interfaz JTAG.
RSTOUT	14	O	Salida de 3.3 V que indica estado de reset del dispositivo; refleja RESET y las fuentes internas de reset.
RESET	17	I	Entrada de reset externa. LOW reinicia el dispositivo, puertos y periféricos. Pad tolerante a 5 V con filtro de glitch de 20 ns, niveles TTL e histéresis.
XTAL1	22	I	Entrada al oscilador principal y a los circuitos internos de generación de clock.
XTAL2	23	O	Salida del amplificador del oscilador principal.
RTCX1	16	I	Entrada del oscilador RTC.
RTCX2	18	O	Salida del oscilador RTC.
VSS	31, 41, 55, 72, 83, 97	I	Referencia de tierra de 0 V.
VSSA	11	I	Tierra analógica; debe mantenerse al mismo potencial que VSS con aislamiento para reducir ruido.
VDD(3V3)	28, 54, 71, 96	I	Alimentación de 3.3 V para I/O y lógica fuera del dominio VBAT.
VDD(REG)(3V3)	42, 84	I	Alimentación de 3.3 V exclusiva del regulador interno.
VDDA	10	I	Alimentación analógica de 3.3 V para ADC y DAC; debe aislarse para minimizar ruido.
VREFP	12	I	Referencia positiva de ADC/DAC; nominalmente igual a VDDA y con aislamiento de ruido.
VREFN	15	I	Referencia negativa de ADC/DAC; nominalmente igual a VSS con aislamiento de ruido.
VBAT	19	I	Alimentación del dominio RTC.
n.c.	13	—	Pin sin conexión interna funcional.